PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-192961

(43)Date of publication of application: 28.07.1995

(51)Int.CI.

H01G 4/12 H01F 17/00 HO5K H₀5K H05K H05K

(21)Application number: 05-331852

(71)Applicant:

MURATA MFG CO LTD

(22)Date of filing:

27.12.1993

(72)Inventor:


SAKAI NORIO

(54) MULTILAYER ELECTRONIC DEVICE, PRODUCTION THEREOF AND CHARACTERISTICS MEASURING **METHOD**

(57)Abstract:

PURPOSE: To provide a multilayer electronic device in which the effective mounting area can be widened with no interference from the outer electrode at least on one main surface thereof.

CONSTITUTION: In a mother laminate 14 comprising a plurality of insulating sheets laminated through conductive films 23, 24, holes 19 are made at the splitting positions and filled with conductive material 18. Grooves 20 are then made in the mother laminate 14 in order to split the conductive material 14 into a plurality of parts. Under that state, multilayer electronic devices 10 are subjected to individual measurement of characteristics. When the mother laminate 14 is split along the grooves 20 to obtain a plurality of multilayer electronic devices 10, outer electrodes 12 are provided by the conductive material 18.



LEGAL STATUS

[Date of request for examination]

08.11.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-192961

(43)公開日 平成7年(1995)7月28日


(51) Int. Cl. 6	識別	別記号	庁内整理番号	FΙ		技術表示箇所
H 0 1 G	4/12 3 4	4 6				
H01F	17/00	D	8123 - 5 E			
H 0 5 K	1/11	F	7511 – 4 E			
	3/00	Т				
		X				
	審査請求	未請求	請求項の数4	OL	(全7頁)	最終頁に続く
(21)出願番号	特願平5-331852			(71)出願人		
(22)出願日	平成5年(1993)12月27日			4>	京都府長岡京市天神二丁目26番10号	
				(72) 発明者		
				(74)代理人	弁理士 深見 久郎 (外	2名)
			٠			
						•
(22) 出願日	· ·			(72) 発明者	酒井 範夫 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内	

(54) 【発明の名称】積層電子部品、その製造方法およびその特性測定方法

(57)【要約】

【目的】 その少なくとも一方主面上での有効実装面積を外部電極に干渉されることなくより広くできる積層電子部品を提供する。

【構成】 導電膜23,24を介在させた状態で複数の 絶縁性シートが積層されてなるマザー積層体14におい て、分割される位置に穴19を所定の深さで設け、この 穴19内に導電材18を付与する。マザー積層体14 に、溝20を形成し、これによって導電材18を複数部 分に分割する。この状態で、個々の積層電子部品10の 特性測定を行なえる。溝20に沿ってマザー積層体14 を分割して、複数の積層電子部品10を得たとき、導電 材18によって外部電極12が与えられる。



【特許請求の範囲】

【請求項1】 内部回路要素を介在させた状態で複数の 絶縁性シートが積層されてなる積層体、および前記内部 回路要素に電気的に接続されかつ前記積層体の外表面に 形成された外部電極を備え、

前記外部電極は、前記積層体を貫通しないように前記積 層体に設けられた穴に付与された導電材を、前記穴の分 割によって露出させることによって形成されたものであ る、積層電子部品。

【請求項2】 所定の分割線に沿って分割することによ 10 って複数の積層電子部品が得られるものであって、前記分割線によって区画される各領域に個々の前記積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなるものであり、前記分割線を通る位置に、貫通しない穴が設けられた、マザー積層体を準備し、

前記穴内に、前記内部回路要素に電気的に接続される導電材を付与し、

前記マザー積層体を前記分割線に沿って分割する、各工 20 ーホール4を分割することによって与えられる。 程を備える、積層電子部品の製造方法。 【0004】すなわち、所定の分割線に沿って分

【請求項3】 所定の分割線に沿って分割することによって複数の積層電子部品が得られるものであって、前記分割線によって区画される各領域に個々の前記積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなるものであり、前記分割線を通る位置には貫通しない穴が設けられ、前記穴内に、前記内部回路要素に電気的に接続される導電材が付与された、マザー積層体を準備し、

前記穴内の前記導電材を複数部分に分割して各部分を互 いに電気的に独立させるように、前記分割線に沿って前 記マザー積層体に溝を形成し、

分割された前記導電材の各部分を外部電極として個々の 積層電子部品の特性を測定する、各工程を備える、積層 電子部品の特性測定方法。

【請求項4】 所定の分割線に沿って分割することによって複数の積層電子部品が得られるものであって、前記分割線によって区画される各領域に個々の前記積層電子部品のための内部回路要素を分布させるように、これら内部回路要素を介在させた状態で複数のマザー絶縁性シートが積層されてなり、かつ前記分割線を通る位置には貫通しない穴が設けられ、前記穴内に、前記内部回路要素に電気的に接続される導電材が付与された、マザー積層体を備え、

前記マザー積層体には、前記穴内の前記導電材を複数部分に分割して各部分を互いに電気的に独立させるように、前記分割線に沿って溝が形成された、積層電子部品の集合体。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、内部回路要素を内部 に配置した積層電子部品、その製造方法およびその特性 測定方法に関するもので、特に、積層電子部品における 外部電極の形成態様の改良に関するものである。

2

[0002]

【従来の技術】たとえば、積層コンデンサ、積層インダクタ、多層回路基板、多層複合電子部品で代表される積層電子部品は、導電膜および/または抵抗膜のような内部回路要素を介在させた状態で複数の絶縁性シートが積層されてなる積層体を備える。絶縁性シートとしては、典型的には、セラミックシートが用いられる。

【0003】図5は、この発明にとって興味ある従来の 積層電子部品1の外観を示す斜視図である。積層電子部 品1は、内部回路要素(図示せず)を介在させた状態で 複数の絶縁性シートが積層されてなる積層体2を備え る。積層体2のたとえば4つの側面には、内部回路要素 に電気的に接続された外部電極3が形成される。これら 外部電極3は、図5において想像線で示すように、スル ーホール4を分割することによって与えられる。

【0004】すなわち、所定の分割線に沿って分割することにより複数の積層電子部品1が得られるように用意されたマザー積層体5において、スルーホール4を形成し、その内周面上に外部電極3となる導電材6を付与した後、このマザー積層体5が、スルーホール4を分割するように分割される。

【0005】このような積層電子部品1は、チップ状の 形態で、外部電極3を介して適宜の回路基板上に表面実 装される。

30 [0006]

【発明が解決しようとする課題】上述したスルーホール4への導電材6の付与は、一般的に、導電ペーストを用いて、これをスクリーン印刷することによって行なわれる。そのため、外部電極3を構成する導電材6は、スルーホール4の内周面上だけでなく、各一部がスルーホール4の周縁部において、積層体2の各主面上にまで延びるように付与される。その結果、外部電極3は、積層体2の各主面上において張出し部7を形成する。

【0007】このような張出し部7の存在は、次のような問題を引起こす。すなわち、積層電子部品1の両主面あるいはいずれかの主面に、別の部品を実装して複合化を図ろうとする場合、このような別の部品の配置可能な面積が制約される。また、外部電極3の配置ピッチを細かくすることを妨げる。

【0008】また、外部電極3となる導電材6が、たとえば銀ペーストの付与および焼付けにより形成される場合、通常、その上に、銀を保護するため、ニッケルめっきが施され、さらにその上に、半田付け性を良好なものとするため、錫めっきが施される。他方、スルーホール50 4内に導電材6となる銀ペーストを付与するとき、それ

が過剰であると、スルーホール4の貫通性が阻害される ことがある。ところが、このようにスルーホール4の貫 通性が阻害されると、上述したようなめっきを、スルー ホール4の内部にまで及ぼすことが不可能となる。その ため、スルーホール4を分割して外部電極3を露出させ たとき、このような外部電極3上には所望のめっき膜が 形成されていない部分が生じてしまい、上述したような めっきの機能が適正に発揮されない事態が生じる。

【0009】また、積層電子部品1は、少なくとも出荷 する前に、その特性を測定しなければならない。しかし 10 ながら、積層電子部品1は、原則として、個々独立した 状態としてからでないと、特性を測定することができな い。すなわち、マザー積層体5の段階では、個々の積層 電子部品1の特性を測定することができず、スルーホー ル4を分割するようにマザー積層体5を分割した後に、 初めて特性の測定が可能となる。そのため、多数の積層 電子部品1の特性の測定を能率的に行なうことができな

【0010】それゆえに、この発明の目的は、その少な くとも一方主面を、複合化のための他の部品の実装面と して広く利用することができ、そのため、部品実装の高 密度化を図ることができるとともに、外部電極の配置ピ ッチを細かくできる、積層電子部品およびその製造方法 を提供しようとすることである。

【0011】この発明の他の目的は、複数の積層電子部 品の特性測定を能率的に行なうことができる特性測定方 法を提供しようとすることである。

[0012]

【課題を解決するための手段】この発明による積層電子 部品は、内部回路要素を介在させた状態で複数の絶縁性 30 シートが積層されてなる積層体、および前記内部回路要 素に電気的に接続されかつ前記積層体の外表面に形成さ れた外部電極を備え、外部電極は、積層体を貫通しない ように積層体に設けられた穴に付与された導電材を、穴 の分割によって露出させることによって形成されたもの であることを特徴としている。

【0013】この発明による積層電子部品の製造方法 は、所定の分割線に沿って分割することによって複数の 積層電子部品が得られるものであって、前記分割線によ って区画される各領域に個々の積層電子部品のための内 部回路要素を分布させるように、これら内部回路要素を 介在させた状態で複数のマザー絶縁性シートが積層され てなるものであり、前記分割線を通る位置に、貫通しな い穴が設けられた、マザー積層体を準備する工程と、穴 内に、前記内部回路要素に電気的に接続される導電材を 付与する工程と、マザー積層体を前記分割線に沿って分 割する工程とを備えている。

【0014】この発明による積層電子部品の特性測定方 法は、所定の分割線に沿って分割することによって複数

よって区画される各領域に個々の積層電子部品のための 内部回路要素を分布させるように、これら内部回路要素 を介在させた状態で複数のマザー絶縁性シートが積層さ れてなるものであり、前記分割線を通る位置には貫通し ない穴が設けられ、穴内に、前記内部回路要素に電気的 に接続される導電材が付与された、マザー積層体を準備 する工程と、前記穴内の導電材を複数部分に分割して各 部分を互いに電気的に独立させるように、前記分割線に 沿って前記マザー積層体に溝を形成する工程と、分割さ れた前記導電材の各部分を外部電極として個々の積層電 子部品の特性を測定する工程とを備えている。

【0015】上述した特性測定方法において与えられた 積層電子部品の形態、すなわち、溝が形成されたマザー 積層体からなる積層電子部品の集合体は、そのまま、出 荷時の形態とすることもできる。

[0016]

【発明の作用および効果】この発明に係る積層電子部品 によれば、外部電極となる導電材は、積層体を貫通しな い穴内に付与されるので、外部電極は、積層体の一方主 面上に露出することがなく、そのため、積層体のこの主 面を、外部電極に干渉されることなく、複合化のための 他の部品の実装面として広く利用することができ、その 結果、部品実装の高密度化を図ることができる。また、 穴内に付与される導電材は、その付与方法を選ぶことに より、図5に示した張出し部7を形成しないようにする ことができるので、外部電極の配置ピッチを細かくする ことができる。

【0017】また、この発明に係る積層電子部品の製造 方法によれば、積層電子部品を得るための多くの工程 を、マザー積層体の状態で実施することができるので、 多数の積層電子部品を能率的に製造することができる。 また、マザー積層体を分割して複数の積層電子部品を得 ようとするとき、この分割線に沿ってマザー積層体に溝 を予め形成し、それによって、穴内の導電材に溝を形成 するようにすれば、外部電極として好ましい性質を与え るためのめっきを、溝の側面上に露出する部分に施すこ とができる。その結果、マザー積層体を最終的に分割し て得られた積層電子部品の外部電極の表面は、このよう なめっき膜により確実に覆われた状態となる。

【0018】また、この発明に係る積層電子部品の特性 測定方法によれば、溝を形成することにより、複数の積 層電子部品が、電気的に互いに独立した状態とされなが らも、マザー積層体として機械的に一体化されたまま、 個々の積層電子部品の特性を測定することができる。し たがって、機械的に独立した複数の積層電子部品を取扱 う必要がなく、たとえばスクリーニングすることによ り、能率的に多数の積層電子部品の特性を測定すること ができる。

【0019】また、上述した特性測定を実施するための の積層電子部品が得られるものであって、前記分割線に 50 形態である、溝が形成されたマザー積層体からなる積層

素となるべき導電膜および/または抵抗膜が印刷され る。このとき、既に形成されたビアホール内に、導電材 が充填されればよい。

電子部品の集合体を、そのまま、出荷時の形態とすれ ば、需要者側において、マザー積層体を溝に沿って分割 するだけで、そこから個々の積層電子部品を取出すこと ができる。この場合、個々の積層電子部品は、その特性 測定を既に終えておくことができるので、問題なく実装 に供することができるとともに、積層電子部品の集合体 は、個々の積層電子部品がばらばらの状態にある場合に 比べて、その梱包および取扱いが容易である点に注目す べきである。

【0026】次に、上述したようなマザー絶縁性シート 16および17が積み重ねられ、プレスされる。これに よって、マザー積層体14が得られる。このマザー積層 体14の一部の断面図が図3(a)に示されている。

[0020]

【0027】次に、図2および図3(b)に示すよう に、マザー積層体14の、分割線15を通る位置に、た 10 とえばドリル等により、所定の深さの穴19が形成され る。これら穴19は、マザー積層体14を貫通しない。 したがって、このような穴19は、図2において比較的 上部に位置するマザー絶縁性シート16に形成され、比 較的下部に位置するマザー絶縁性シート17には穴19 が届いていないと理解すればよい。

【実施例】図1は、この発明の一実施例による積層電子 部品10の外観を示す斜視図である。積層電子部品10 は、図示したチップ状の形態で適宜の回路基板上に実装 されるが、図1では、このような回路基板側に向けられ る主面を上方に向けた状態で、積層電子部品が10が図 示されている。

【0028】次に、図3(c)に示すように、穴19内 に導電材18が付与される。この導電材18は、図示し ないが、内部回路要素と電気的に接続される。導電材1 8の付与は、たとえば、導電ペーストを、ディスペンサ またはスクリーン印刷などにより穴19内に充填するこ とによって行なわれる。

【0021】積層電子部品10は、内部回路要素(図示 せず)を介在させた状態で複数の絶縁性シートが積層さ れてなる積層体11を備える。積層体11のたとえば4 つの側面の各々には、積層体11の外表面に露出する外 部電極12が形成される。これら外部電極12は、図示 しないが、内部回路要素に電気的に接続されている。

【0029】上述した穴19を形成しようとするとき、 上述したように、マザー積層体14を得てから、このマ ザー積層体14の厚み方向の途中まで達するように穴1 9を設ける方法だけでなく、たとえば、図2に示したマ ザー積層体14の比較的上部を構成する複数のマザー絶 縁性シート16を、比較的下部のマザー絶縁性シート1 7とは別に積層し、このように積層された複数のマザー 絶縁性シート16に穴19となるべき貫通孔を、たとえ 30 ばパンチング、ドリル、レーザ等により設けておき、そ の後、マザー絶縁性シート16をマザー絶縁性シート1 7上に積層する方法を採用してもよい。これらの方法で は、穴19が1回の工程で同時形成されるので、穴19 の内周面を容易に平滑にできる。しかしながら、マザー 絶縁性シート16を積層する前に、個々のマザー絶縁性 シート16に穴19となるべき貫通孔を予め設けてお き、これら貫通孔が整列するように、マザー絶縁性シー ト16を積層するようにしてもよい。

【0022】上述したような外部電極12は、以下に述 べる製造方法の説明から明らかになるように、積層体1 1を貫通しないように積層体11に設けられた穴に付与 された導電材を、穴の分割によって露出させることによ って形成されたものである。また、積層体11のたとえ ば4つの側面の各々には、段差13が形成されている が、このような段差13が形成される理由も、以下の製 造方法の説明から明らかになる。

> 【0030】次に、図3(d)および図4に示すよう 40 に、マザー積層体14には、分割線15に沿って溝20 がたとえばダイシングソーによって形成される。溝20 は、穴19内の導電材18を複数部分に分割して各部分 を互いに電気的に独立させるような深さに選ばれる。こ れによって、導電材18は、溝20の側面において露出 する状態となる。

【0023】上述したような積層電子部品10を得るた め、図2に示すようなマザー積層体14が用意される。 マザー積層体14は、所定の分割線15 (一点鎖線) に 沿って分割することにより複数の積層電子部品10を与 えるものであって、分割線15によって区画される各領 域に個々の積層電子部品10のための内部回路要素(図 示せず)を分布させるように、これら内部回路要素を介 在させた状態で複数のマザー絶縁性シート16および1 7が積層されてなるものである。

【0031】次に、図3(e)および図4に示すよう に、必要に応じて、溝20の底面とそれに対向するマザ ー積層体14の下面に、それぞれ、スリット21および 22が設けられる。スリット21および22は、いずれ ックグリーンシートの特定のものの上には、内部回路要 50 か一方が省略されてもよい。

【0024】上述のようなマザー積層体14を得るた め、たとえば、以下のような工程が実施される。なお、 この実施例では、マザー絶縁性シート16および17 は、セラミックシートから構成される。

ート成形を行ない、マザー絶縁性シート16および17 となるべきセラミックグリーンシートを得る。これらセ ラミックグリーンシートの特定のものには、シートを厚 み方向に貫通する電気的導通を可能とするため、ビアホ ール等がパンチング等により形成される。次に、セラミ

【0025】まず、ドクターブレード法などにより、シ

【0032】なお、図4において、内部回路要素となるべき導電膜23および24が図示されている。また、導電膜23が導電材18に電気的に接続されている状態も図示されている。

【0033】次に、マザー積層体14は、マザー絶縁性シート16および17を構成するセラミックを焼結させるため、焼成される。その後、必要に応じて、マザー積層体14の表面に、導電膜および/または抵抗膜が形成され、また、オーバーコートが施され、また、ソルダーレジストが付与される。また、必要に応じて、外部電極1012となるべき導電材18や他の導電膜にめっきが施される。

【0034】以上の工程を終えたとき、マザー積層体14に含まれる複数の積層電子部品10は、互いに他のものに対して電気的に独立しているので、溝20によって分断された穴19の各部分に存在する導電材18を外部電極として、個々の積層電子部品10の特性を測定することができる。

【0035】このように、特性が測定された後、良品と判断された積層電子部品10上には、必要に応じて、複合化のための他の電子部品が実装される。ここまで述べた工程は、マザー積層体14の状態で能率的に行なうことができる。なお、積層電子部品10の出荷をこの段階で行なってもよい。

【0036】次に、機械的に独立した複数の積層電子部品10を得るため、マザー積層体14は、分割線15寸なわち溝20に沿って完全に分割される。この分割は、チョコレートを割るように、マザー積層体14を溝20に沿って割ることにより容易に達成される。前述したスリット21および22は、このような分割をより容易に切っる。なお、このような分割は、溝20の幅よりも薄い刃厚のダイシングソーで切断することによって達成してもよい。

【0037】このようにして、図1に示した積層電子部品10が得られる。以上述べた説明からわかるように、段差13は、前述した溝20の形成の結果もたらされたものである。また、積層体11を、段差13の位置に対応する境界面によって2つの部分に区分したとき、外部電極12は、一方の部分においてのみ形成されている。そのため、図1に示した姿勢にある積層電子部品10の40下方の主面(図1において隠れている側の主面)側では、外部電極12が届いておらず、したがって、この主面を、外部電極12に干渉されることなく、他の電子部品のための実装面として広く利用することができる。

【0038】次に、積層電子部品10は、必要に応じて、ケーシングされる。このケーシングは、積層電子部

品10の図1による下方の主面に他の部品が実装された とき、これを覆うものである。

【0039】以上、この発明を図1ないし図4に図示した実施例に関連して説明したが、この発明の範囲内において、その他いくつかの変形例が可能である。

【0040】たとえば、マザー積層体14の焼成工程は、図3(b)の工程の前、同(c)の工程の前、同(d)の工程の前、または同(e)の工程の前に実施してもよい。このような焼成工程の後に図3(c)の工程が実施される場合、穴19内に導電材18を付与することを、乾式めっきによってもよい。

【0041】また、上述した図示の実施例における焼成 工程以降の工程については、その少なくともいくつかが 省略されても、その順序が変更されてもよい。

【0042】また、穴19の断面形状は、円形とされたが、四角形等の他の形状に変更されてもよい。

【0043】また、この発明で用いられる絶縁性シートは、セラミックシートに限らず、他の材料からなる絶縁性シートに置き換えられてもよい。

【0044】また、この発明は、複数の外部電極のすべてが穴内に付与された導電材に基づいて形成された積層電子部品に限らず、外部電極のいくつかが他の方法によって形成された積層電子部品にも適用することができる。

【図面の簡単な説明】

【図1】この発明の一実施例による積層電子部品10の 外観を示す斜視図である。

【図2】図1に示した積層電子部品10を得るために準備されるマザー積層体14を示す斜視図である。


【図3】図2に示したマザー積層体14に対して順次施される種々工程を示す断面図である。

【図4】図3 (e) に示した工程によって得られたマザー積層体14の一部を示す拡大斜視図である。

【図5】この発明にとって興味ある従来の積層電子部品 1の外観を示す斜視図である。

【符号の説明】

- 10 積層電子部品
- 11 積層体
- 12 外部電極
- 0 14 マザー積層体
 - 15 分割線
 - 16, 17 マザー絶縁性シート
 - 18 導電材
 - 19 穴
 - 20 溝
 - 23,24 導電膜(内部回路要素)



フロントページの続き

(51) Int. Cl. ⁶

識別記号 庁内整理番号

FΙ

技術表示箇所

H O 5 K 3/40

D 7511-4E

3/46

N 6921-4E

W 6921-4E